Verilog

suomi-englanti sanakirja

Verilog englanniksi

  1. A language used to design and model circuits